Siêu Chip: Kỷ Nguyên Mới Trong Công Nghệ Bán Dẫn

Với nhu cầu ngày càng cao về hiệu năng trong các thiết bị công nghệ, các kỹ sư đang chuyển sang một phương pháp mới: phát triển các siêu chip có kích thước lớn hơn với nhiều lớp chồng chất.

Trong bối cảnh các nhà sản xuất chip như TSMC và Samsung vẫn tập trung vào việc thu nhỏ quy trình chip, ngành công nghiệp bán dẫn đang tìm kiếm một hướng đi mới để nâng cao sức mạnh xử lý thông qua việc tăng kích thước của các con chip. Điều này giống như các đô thị mở rộng ra, khi mà nhiều chip trong các thiết bị mạnh nhất hiện nay đã vượt ra khỏi định nghĩa “vi chip”.

Để tăng cường khả năng xử lý, kỹ sư bán dẫn hiện đang áp dụng kỹ thuật chồng chất các vi mạch lên nhau. Thay vì chỉ xếp chồng các bóng bán dẫn thành từng lớp, họ còn xếp chồng cả các tấm silicon như chip nhớ hay chip xử lý đồ họa thành nhiều lớp phức tạp.

Nguyên nhân cho sự chuyển hướng này là nhu cầu về các chip phải nhanh hơn và đa năng hơn tiếp tục gia tăng, trong khi việc thu nhỏ các bóng bán dẫn gặp phải nhiều rào cản về kỹ thuật.

Các kỹ sư bán dẫn đang tìm cách chồng chất các vi mạch này lên nhau.

Bằng cách đặt các chip gần nhau hơn, dữ liệu di chuyển giữa chúng nhanh hơn, từ đó nâng cao hiệu suất xử lý. Trong thực tế, kích thước của các chip hiện tại có thể lớn hơn nhiều so với những chip thông thường, với một số chip lớn bằng tấm thẻ bài, thậm chí cả chiếc đĩa.

Không chỉ có trong các siêu máy tính, các siêu chip này đã được ứng dụng trong nhiều thiết bị điện tử tiêu dùng, bao gồm các máy chơi game mới như Xbox và PS5, cũng như bộ xử lý M1 Ultra của Apple. Intel cũng đang áp dụng thiết kế này cho bộ xử lý Ponte Vecchio trong các siêu máy tính và máy chủ của hãng.

Điều này không có nghĩa là họ vi phạm định luật Moore. Mặc dù chi phí sản xuất chip không giảm, hiệu suất và tính năng của chúng vẫn đang ngày càng cải tiến. ASML, nhà sản xuất máy sản xuất chip hàng đầu, cũng cho rằng việc thu nhỏ các bóng bán dẫn không còn đủ để duy trì nhịp độ của định luật này.

Chip M1 Ultra của Apple, về cơ bản là 2 chip M1 Max ghép lại với nhau để gia tăng hiệu năng.

Thiết Kế Chip Mới: Chồng Chất Các Thành Phần

Tương tự như các thành phố phát triển, nếu một thành phố không thể thu nhỏ hơn nữa, nó sẽ cần phải mở rộng ra ngoài. Singapore là một ví dụ cụ thể, khi diện tích của quốc đảo này đã được mở rộng thêm 25% trong 50 năm qua.

Tuy nhiên, việc tạo ra các chip siêu lớn cũng gặp nhiều thách thức. Người ta cần phối hợp chính xác từng thành phần của chip ở quy mô nanomet mà không cần các mối hàn siêu nhỏ.

Quá trình đóng gói chip, giai đoạn thường bị bỏ qua, lại chính là một trong những khâu quan trọng nhất trong sản xuất chip. Tại đây, các dây dẫn siêu nhỏ sẽ được kết nối với nhau và được bọc vỏ nhựa trước khi được lắp vào bo mạch.

Hệ thống N3XT, ý tưởng về việc đóng gói chip nhớ và chip xử lý theo dạng 3D từng được TSMC trình bày vào năm 2019.

Trong các thiết bị truyền thống, các chip gửi và nhận tín hiệu thường phải sử dụng một hệ thống truyền dẫn gọi là “bus”, rất hạn chế về tốc độ. Với công nghệ đóng gói chip mới, các chip này được kết nối trực tiếp trở thành các siêu chip, tạo điều kiện cho việc giao tiếp nhanh hơn.

Theo ý kiến của Subramanian Iyer, cựu giám đốc Bộ phận Đóng gói của IBM, một chip bình thường thường dành tới 1/3 diện tích cho việc giao tiếp, làm giảm đáng kể hiệu suất. Tuy nhiên, khi các chip chồng lên nhau, khả năng liên lạc giữa chúng sẽ được tăng cường.

Chíp nhớ 232 lớp của Micron.

Về thực tế, công nghệ này đã trở thành tiêu chuẩn trong sản xuất chip nhớ, như chip nhớ của Micron với 232 lớp. Tuy nhiên, thiết kế này đang dần mở rộng sang các loại chip khác.

Các siêu chip và chip chồng chất có nguồn gốc từ khái niệm “chiplet”. Chiplet giúp loại bỏ các mạch giao tiếp cũ để kết nối trực tiếp với nhau, từ đó tạo thành siêu chip với khả năng xử lý mạnh mẽ hơn.

Ví dụ điển hình là bộ xử lý đồ họa Ponte Vecchio của Intel, được xây dựng từ 63 chiplet khác nhau, có tổng diện tích lên đến 3,100mm² với 100 tỷ bóng bán dẫn. Trong khi đó, một CPU thông thường chỉ có diện tích 150mm² với khoảng 1.5 tỷ bóng bán dẫn.

Thiết kế chiplet chồng lên này đang dần trở thành phần quan trọng trong kế hoạch phát triển của Intel, với nhiều sản phẩm mới sẽ dựa trên công nghệ này, nhằm tối ưu hóa quy trình sản xuất chip.

Công nghệ chồng chip 3D Foveros được Intel mang đến trong thế hệ chip Intel Lakefield.

AMD cũng đã ra mắc các bộ xử lý sử dụng chiplet, cho thấy họ có thể tăng cường tốc độ xử lý một cách đáng kể khi chồng chip nhớ lên trên CPU.

Hướng Đến Tương Lai Của Công Nghệ Chip

Marc Swinnen, giám đốc tiếp thị của Ansys, cho biết rằng mặc dù siêu chip mới vẫn chưa phổ biến và chủ yếu xuất hiện trong các hệ thống tính toán lớn, xu hướng này đang gia tăng mạnh mẽ trong toàn ngành công nghiệp chip.

Ansys đã ghi nhận số dự án liên quan đến chiplet chồng lên nhau đã tăng 20 lần chỉ trong ba năm qua, phản ánh sự quan tâm ngày càng tăng về công nghệ này.

Vào tháng 3 vừa qua, liên doanh UCIe thông báo sẽ hợp tác với cả Intel và AMD để phát triển một tiêu chuẩn giúp kết nối chiplet từ các nhà sản xuất khác nhau, mở ra cơ hội cho sự đa dạng và sáng tạo trong ngành chip.

Thiết kế chiplet mã nguồn mở tiêu chuẩn phiên bản 1.0 của UCIe.

Tiêu chuẩn này hy vọng sẽ cho phép bất kỳ công ty nào cũng có thể mua chiplet từ các nhà sản xuất khác và tích hợp chúng theo cách mà họ mong muốn, tương tự như việc xây dựng một thành phố từ những phần tốt nhất của các đô thị hiện có.

Tuy nhiên, tiến sĩ Kumar nhận định rằng việc tiêu chuẩn hóa trong ngành chip là một thách thức lớn khi các công ty cần phải có sự phối hợp và cùng nhau chơi đúng.

Sự phổ biến của công nghệ chiplet cũng đến từ nhu cầu gia tăng trong việc xây dựng các bộ xử lý mạnh mẽ cho các dịch vụ điện toán đám mây, smartphone và các thiết bị như xe tự lái.

Ngoài ra, thị trường cho các siêu chip còn đến từ nhu cầu ngày càng lớn về trí tuệ nhân tạo và máy học, khi các công ty như Cerebras phát triển các chip AI khổng lồ. Với chiplet, việc sản xuất các bộ xử lý AI mạnh mẽ hơn nhưng vẫn nhỏ gọn cũng trở thành khả thi.

Ứng Dụng Đa Dạng Của Siêu Chip

Các siêu chip không chỉ giới hạn trong các hệ thống hiệu suất cao mà còn có tiềm năng được sử dụng trong các thiết bị ưu tiên tuổi thọ pin.

Nền tảng chiplet của AMD đã sẵn sàng kết nối với các chiplet bên thứ ba.

Theo tiến sĩ Kumar, sự kết nối giữa các chiplet trong tương lai có thể được mở rộng hơn nữa và sử dụng các công nghệ truyền dẫn mới. Điều này sẽ cho phép các thiết bị nhỏ gọn hơn nhưng vẫn có khả năng hoạt động mạnh mẽ.

Các nghiên cứu cho thấy chiplet có khả năng kết nối qua các mạch điện dẻo, cho phép tạo ra các thiết bị điện toán linh hoạt hơn. Thậm chí, nhóm của tiến sĩ Iyer đang nghiên cứu các khối bán dẫn cần thiết cho các kiểu thiết bị điện thoại dẻo.

Dù vẫn còn nhiều thách thức trong việc phát triển siêu chip, nỗ lực thúc đẩy việc sản xuất và tối ưu hóa chiplet nhỏ hơn đáng chú ý. Định luật Moore sẽ không thể tiếp tục mà không có những đột phá này.